Ingeniero Experto de Diseño Lógico

• Cuidado: tu salud mental y física es nuestra prioridad. Garantizamos un seguro médico integral pagado por la empresa y 4 días adicionales de baja por enfermedad no documentada
• Plan de formación a medida: potencia tus habilidades y conocimientos con nuestros eventos internos regulares (meetups, conferencias, talleres), licencia de Udemy, cursos de idiomas y certificaciones pagadas por la empresa
• Entorno de crecimiento: comparte tu experiencia y eleva tu nivel de especialización con una comunidad de profesionales cualificados, tanto a nivel local como global
• Flexibilidad: Gestiona tu propio horario: tú eres quien decide cuándo empezar tu jornada laboral. Solo no faltes a tu reunión diaria (stand-up) con el equipo. Estamos aquí para apoyar tu conciliación de la vida laboral y personal y ofrecemos 23 días de vacaciones.
• Oportunidades: valoramos a nuestros especialistas y siempre buscamos las mejores opciones para ellos. Nuestro Programa de Movilidad Interna te ayuda a cambiar de proyecto si es necesario para ayudarte a crecer, destacar profesionalmente y alcanzar tu potencial
• Impacto global: trabaja en proyectos a gran escala que redefinen industrias con clientes internacionales y en rápido crecimiento
• Entorno acogedor: siéntete empoderado con un equipo amable, política de puertas abiertas, un ambiente informal dentro de la empresa y eventos regulares de team-building

Ciklum busca un Expert Logic Design Engineer para unirse a nuestro equipo en España.

Somos una empresa de ingeniería de productos a medida que apoya tanto a organizaciones multinacionales como a startups en fase de escalado para resolver sus desafíos empresariales más complejos. Con un equipo global de más de 4.000 desarrolladores, consultores, analistas y product owners altamente cualificados, diseñamos tecnología que redefine industrias y moldea la forma en que viven las personas.

Buscamos un Expert Logic Design Engineer para asumir un papel técnico de liderazgo en la arquitectura, el diseño y la optimización de plataformas de control de próxima generación basadas en FPGA y ASIC.

Este puesto implica resolver problemas de diseño digital complejos con requisitos extremadamente exigentes de temporización, latencia y rendimiento. Trabajarás estrechamente con arquitectos de sistemas, ingenieros de verificación, desarrolladores de software y especialistas en hardware, impulsando las decisiones técnicas y contribuyendo al desarrollo de IP digital propia.

Nuestro cliente es una empresa tecnológica innovadora que desarrolla sistemas avanzados de control y medición para la computación cuántica. Sus plataformas de hardware y software permiten un control preciso y en tiempo real de sistemas cuánticos complejos, apoyando la evolución de la computación cuántica desde qubits individuales hasta arquitecturas a gran escala.

• Liderar la arquitectura, microarquitectura e implementación RTL de subsistemas digitales complejos de alto rendimiento en FPGA/ASIC
• Diseñar y optimizar lógica digital altamente configurable y de latencia ultrabaja utilizando SystemVerilog
• Impulsar el desarrollo de IP digital de extremo a extremo, desde los requisitos del sistema y las compensaciones arquitectónicas hasta la implementación e integración de RTL
• Tomar decisiones arquitectónicas para optimizar el rendimiento de la temporización, la latencia, la utilización de recursos, la escalabilidad y la eficiencia energética
• Abordar desafíos complejos de cierre de temporización (timing closure), cruce de dominios de reloj (CDC), sincronización y optimización de rutas críticas
• Desarrollar arquitecturas avanzadas de control y procesamiento digital, incluyendo pipelines de procesamiento de señales, generación de formas de onda y control determinista en tiempo real
• Definir interfaces de hardware-software y colaborar con los equipos de software y arquitectura de sistemas para garantizar una integración eficiente del sistema
• Trabajar estrechamente con ingenieros de verificación para definir estrategias de verificación y garantizar una cobertura funcional robusta
• Revisar diseños RTL, identificar riesgos arquitectónicos y de implementación, y proporcionar orientación técnica a otros ingenieros
• Contribuir a la evolución de las plataformas basadas en FPGA y al desarrollo de IP digital reutilizable para futuras implementaciones en ASIC
• Impulsar las mejores prácticas de ingeniería, la calidad del diseño y las mejoras técnicas a lo largo de todo el ciclo de vida de desarrollo