Ingeniero RTL ASIC

Ingeniero/a RTL ASIC | Diseño Digital y Tecnologías de Semiconductores - Grupo Oesía

Nuestros proyectos se convierten en tecnología que protege, conecta e impulsa sectores estratégicos: los nuestros. En Grupo Oesía, trabajamos para asegurar que la innovación genere un impacto real, y buscamos personas que quieran formar parte de ese desafío.

En Cipherbit, parte de Grupo Oesía, buscamos un Ingeniero/a RTL ASIC para contribuir al diseño y desarrollo de circuitos digitales complejos y SoCs dentro de programas de tecnología avanzada.

Trabajarás en diseño RTL e implementación digital, contribuyendo a soluciones SoC complejas basadas en arquitecturas RISC-V, ARM o equivalentes y apoyando la integración de IPs de terceros y subsistemas.

Participarás en todo el ciclo de vida de desarrollo de ASIC, trabajando estrechamente con los equipos de arquitectura, verificación, DFT, implementación física, test y validación de silicio.

Te unirás a un entorno de ingeniería altamente especializado centrado en microelectrónica, tecnologías avanzadas de semiconductores y soluciones relacionadas con la seguridad.

• Contribuir al diseño RTL de soluciones ASIC y SoC complejas.
• Participar en diseños digitales basados en arquitecturas RISC-V, ARM o equivalentes.
• Apoyar la integración de IPs de terceros y subsistemas digitales complejos.
• Trabajar dentro de los flujos de desarrollo ASIC Front-End y colaborar con los equipos de Back-End e implementación física.
• Trabajar estrechamente con ingenieros de verificación en entornos que utilizan metodologías UVM avanzadas.
• Colaborar en actividades relacionadas con DFT, ATPG, MBIST/LBIST y validación de silicio.
• Participar en actividades de desarrollo de ASIC orientadas hacia el tape-out y la fabricación de circuitos integrados.
• Colaborar con equipos multidisciplinares que cubren arquitectura, diseño RTL, verificación, implementación física y test.
• Contribuir a las decisiones técnicas durante las etapas de diseño e implementación de circuitos integrados complejos.

• Grado en Ingeniería de Telecomunicación, Electrónica, Ingeniería Industrial, Ingeniería Informática u otra disciplina de ingeniería relevante.
• Experiencia profesional en diseño digital dentro de entornos ASIC y/o SoC.
• Participación en uno o más ciclos de vida completos de desarrollo de ASIC.
• Experiencia con tape-outs de ASIC y fabricación de circuitos integrados.
• Experiencia trabajando con SoCs complejos basados en arquitecturas RISC-V, ARM o equivalentes.
• Experiencia con la integración de IPs de terceros y subsistemas complejos.
• Conocimiento de flujos ASIC Front-End y/o Back-End.
• Experiencia trabajando en entornos de verificación avanzada utilizando metodologías UVM.
• Conocimiento de DFT, ATPG, MBIST/LBIST y validación de silicio.
• Experiencia utilizando entornos y herramientas EDA estándar de la industria de Cadence, Synopsys o Siemens EDA.
• Experiencia trabajando en equipos multidisciplinares que cubren diseño, verificación, implementación física y test.

• Participación directa en tape-outs de ASIC exitosos.
• Experiencia trabajando en más de un nodo tecnológico de semiconductores.
• Experiencia con tecnologías de semiconductores entre 22 nm y 65 nm.
• Experiencia contribuyendo a la definición de arquitecturas SoC complejas.
• Experiencia previa proporcionando liderazgo técnico en entornos de diseño de ASIC.
• Experiencia colaborando con foundries, casas de diseño, centros tecnológicos y proveedores de IP.