Ingeniero DFT ASIC / SoC | Design for Test

DFT ASIC / SoC Engineer | Design for Test - Grupo Oesía

Nuestros proyectos se convierten en tecnología que protege, conecta e impulsa sectores estratégicos: los nuestros. En Grupo Oesía, trabajamos para asegurar que la innovación genere un impacto real, y buscamos personas que quieran formar parte de ese desafío.

En Cipherbit, parte de Grupo Oesía, buscamos un DFT ASIC / SoC Engineer para contribuir a las actividades de Design for Test dentro del desarrollo de circuitos integrados complejos y SoCs para programas de tecnología avanzada.

Trabajarás en actividades relacionadas con DFT, ATPG, MBIST y LBIST, contribuyendo al test y la validación de silicio a lo largo de todo el ciclo de vida del desarrollo de ASICs.

Colaborarás estrechamente con equipos multidisciplinares especializados en arquitectura, diseño RTL, verificación, implementación física, test y validación de silicio.

El puesto ofrece la oportunidad de participar en todo el ciclo de vida completo del ASIC, incluyendo el tape-out y la fabricación, dentro de proyectos estratégicos que involucran tecnologías avanzadas de semiconductores y seguridad.

• Participar en actividades de Design for Test (DFT) para desarrollos complejos de ASIC y SoC.
• Contribuir en actividades que involucran ATPG, MBIST y LBIST.
• Apoyar los requisitos de design-for-test a lo largo de todo el ciclo de vida del desarrollo de ASIC.
• Trabajar con SoCs complejos basados en arquitecturas RISC-V, ARM o equivalentes.
• Colaborar en la integración de IPs de terceros y subsistemas complejos.
• Trabajar dentro de flujos de ASIC Front-End y/o Back-End, colaborando estrechamente con los equipos de diseño digital e implementación física.
• Colaborar con equipos de verificación que trabajan con metodologías UVM avanzadas.
• Participar en actividades de validación de silicio y test tras el tape-out y la fabricación.
• Colaborar con equipos multidisciplinares que cubren diseño, verificación, implementación física y test.

• Grado en Ingeniería de Telecomunicación, Electrónica, Ingeniería Industrial, Ingeniería Informática u otra disciplina de ingeniería relevante.
• Experiencia profesional en entornos de desarrollo de ASIC y/o SoC complejos.
• Experiencia en DFT, ATPG, MBIST/LBIST y validación de silicio.
• Participación en uno o más ciclos de vida completos de desarrollo de ASIC.
• Experiencia con tape-outs de ASIC y fabricación de circuitos integrados.
• Experiencia trabajando con SoCs complejos basados en arquitecturas RISC-V, ARM o equivalentes.
• Experiencia con la integración de IPs de terceros y subsistemas complejos.
• Conocimiento de flujos de ASIC Front-End y/o Back-End.
• Conocimiento de entornos de verificación avanzados utilizando metodologías UVM.
• Experiencia en el uso de entornos y herramientas EDA estándar de la industria de Cadence, Synopsys o Siemens EDA.
• Experiencia trabajando en equipos multidisciplinares que cubren diseño, verificación, implementación física y test.

• Participación directa en tape-outs de ASIC exitosos.
• Experiencia trabajando en más de un nodo de tecnología de semiconductores.
• Experiencia con tecnologías de semiconductores entre 22 nm y 65 nm.
• Experiencia trabajando con arquitecturas de SoC complejas.
• Experiencia previa proporcionando liderazgo técnico en entornos de diseño de ASIC.
• Experiencia colaborando con foundries, design houses, centros tecnológicos y proveedores de IP.