RPGA Architect

• Más de 7 años de experiencia en electrónica digital / FPGA

• Experiencia demostrada como FPGA Architect

• Fuerte mentalidad de diseño a nivel de sistema

• Sólida formación en validación, simulación y tiempos (timing)

• Perfil colaborativo, con un fuerte criterio técnico

• Producto altamente complejo con impacto real en industrias de vanguardia

• Desafíos técnicos profundos (no mantenimiento ni trabajo trivial de sistemas heredados)

• Entorno internacional y orientado a la ingeniería

• Fase de crecimiento con una fuerte expansión del producto

Actualmente colaboramos con una empresa global de base tecnológica (centrada en test & measurement, comunicaciones, computación cuántica, etc.) que está desarrollando uno de los sistemas de sincronización en tiempo real más avanzados del mercado.

Buscan unSenior FPGA Architect para incorporarse a su equipo de I+D en Barcelona.

Trabajarías en un producto que permite que múltiples instrumentos (cada uno con su propia FPGA) se comporten como un único sistema estrechamente sincronizado en tiempo real.

Estamos hablando de:

• Sistemas distribuidos con múltiples FPGAs

• Ejecución determinista con coherencia de fase

• Sincronización y comunicación a través de miles de canales

• Casos de uso encomputación cuántica, radar, 5G/6G y sistemas MIMO

Este no es un problema de IP aislado: es undesafío de arquitectura a nivel de sistema.

Buscan a alguien con un fuerte pensamiento arquitectónico que aún disfrute del trabajo práctico (hands-on).

• Definir la arquitectura FPGA alineada con el sistema global

• Decidir qué pertenece al hardware frente al software

• Diseñar las capas de sincronización y comunicación entre FPGAs

• Colaborar estrechamente con equipos de software (C++) y partes interesadas técnicas

• Traducir casos de uso complejos en soluciones reales

• Mantenerse involucrado en la implementación (~50% hands-on)

• SystemVerilog (core)

• Xilinx / Vivado

• Validación de FPGA, simulación, análisis de tiempos estáticos (static timing analysis)

• Entorno C++ (comprender la interacción HW/SW es clave)