Ingeniero de Verificación ASIC

• Experiencia en el uso de metodologías de verificación funcional basadas en restricciones aleatorias y orientadas a la cobertura bajo el marco de verificación UVM para garantizar una verificación completa y eficaz de ASICs complejos.
• Dominio de UVM o metodologías de verificación equivalentes.
• Conocimiento profundo de herramientas de análisis de simulación y cobertura.
• Gran capacidad de resolución de problemas, con la habilidad de identificar rápidamente las causas raíz e implementar correcciones o soluciones alternativas.
• Participación en la verificación exitosa de un SoC o ASIC complejo.
• Fuertes habilidades interpersonales con excelente comunicación verbal y escrita.
• Capacidad para trabajar de forma colaborativa dentro de un equipo e interactuar estrechamente con ingenieros de diseño y arquitectura.

• Experiencia: 3-5 años
• Educación: Grado (BE / BTech) o Máster (ME / MTech)

• Agilidad lingüística: Capacidad para trabajar profesionalmente en inglés y español, incluyendo reuniones, documentación y talleres.

• Horario de trabajo flexible; viernes por la tarde libre y jornada intensiva de verano para apoyar la conciliación de la vida laboral y familiar.
• Oportunidades de aprendizaje y crecimiento para trabajar con tecnologías avanzadas de IA en un entorno de I+D innovador y de apoyo.

#Bull

Aquí, tus ideas, tu curiosidad y tu excelencia técnica darán forma directamente a la próxima era de la computación avanzada, desbloqueando el valor empresarial, acelerando el progreso científico e impulsando un impacto positivo para la sociedad.

Estamos buscando un ASIC Verification Engineer para unirse al innovador equipo de Bull.

El puesto implica contribuir a la verificación de un ASIC complejo utilizando metodologías de verificación funcional basadas en restricciones aleatorias (constraint-random) y orientadas a la cobertura (coverage-driven), basadas en el estándar de verificación UVM, como parte del desarrollo de ASICs tales como controladores de red, routers y controladores de coherencia de caché para servidores Bull de gama alta y alto rendimiento, incluyendo sistemas de big data y exaescala.

• Adquirir conocimientos de la arquitectura y microarquitectura del ASIC mediante el estudio de las especificaciones y la interacción con los equipos de arquitectura y diseño lógico.
• Participar en la definición de las estrategias y metodologías de verificación globales, así como en los entornos de simulación necesarios.
• Desarrollar, mantener y publicar especificaciones de verificación. Definir planes de prueba en estrecha colaboración con el equipo de diseño lógico.
• Desarrollar entornos de verificación, casos de prueba y modelos de cobertura utilizando UVM / SystemVerilog / C++.
• Realizar el seguimiento, análisis y depuración de errores de simulación.
• Monitorizar y analizar los resultados de la cobertura de simulación y mejorar las pruebas en consecuencia para alcanzar los objetivos de cobertura a tiempo.
• Presentar recomendaciones sobre herramientas y metodologías para mejorar la productividad.

• Madrid o Barcelona. También podrán ser considerados candidatos de otras ubicaciones en España.