Ingeniero de Verificación Funcional

• Máster en un campo relevante.
• Mínimo 5 años de experiencia en el campo relevante de verificación de SoC o IP complejos.
• Experiencia en
• SystemVerilog/UVM
• SystemC/C++
• Experiencia en desarrollo de Constrained random, Functional Coverage y depuración de diseño.
• Experiencia en Formal Verification, UPF.
• Experiencia en co-verificación y simulación HW-SW.
• Se valorará tener experiencia previa en verificación basada en firmware.
• Conocimientos de lenguajes de scripting como Bash/Perl/Python.
• Uso de herramientas de gestión de verificación.
• Sólidas habilidades de depuración y resolución de problemas, con capacidad para analizar y resolver eficazmente problemas de verificación complejos.
• Es obligatorio un buen nivel de inglés, tanto escrito como hablado.

Se valorará la experiencia en lo siguiente:

• Experiencia en verificación basada en firmware.
• Conocimientos en verificación basada en métricas (metrics-driven verification).
• Conocimientos de NOC y otras IPs o periféricos estándar como PCIe, DDR, HBM...

• Únete a un equipo innovador y experimenta el crecimiento de la empresa.
• Creemos en invertir en nuestros empleados y proporcionarles las oportunidades que necesitan para crecer y desarrollar sus carreras.
• Disfruta de un entorno de trabajo híbrido.
• También ofrecemos horario flexible.
• Ofrecemos una remuneración que valora tu experiencia.
• El puesto tendrá su base en Barcelona.

Buscamos personas excepcionales dispuestas a unirse a nuestra misión de cambiar esta industria y ayudar a construir un mundo mejor.

Si te sientes identificado con Openchip, por favor contáctanos. Podemos ofrecer un paquete de compensación competitivo en un esquema de trabajo flexible que te ayudará a mantener el equilibrio entre tu vida personal y profesional.

En Openchip & Software Technologies S.L., creemos que un equipo diverso e inclusivo es la clave para las ideas revolucionarias. Fomentamos un entorno de trabajo donde todos se sientan valorados, respetados y empoderados para alcanzar su máximo potencial, independientemente de su raza, género, etnia, orientación sexual o identidad de género.

Como Functional Verification Engineer, interactuarás con los equipos de arquitectura, diseño, implementación física y software para asegurar que los sistemas funcionen al más alto nivel. Tu trabajo puede implicar modelado de alto nivel, UVM, HW/SW Co-Debug y soporte en aceleración de simulación.

Lectura y análisis de los documentos de requisitos del sistema y de requisitos de arquitectura.

Desarrollo y mantenimiento del entorno de verificación en SystemVerilog/UVM/SystemC/C++, incluyendo todos los componentes respectivos como Stimulus, Checkers, Assertions, Trackers y Coverage.

Ejecución de planes de verificación, incluyendo el Bring-up del diseño, el Bring-up del entorno de DV, regresiones y depuración de fallos en las pruebas.

Uso de las herramientas y flujos estándar del proceso de verificación (simuladores, analizadores de cobertura, Unix, integración continua, seguimiento de errores/bug tracking,...).

Crear y ejecutar casos de prueba para verificar la funcionalidad, el rendimiento y la robustez en C embebido y SV.

Identificar, aislar y depurar problemas encontrados durante la verificación, aprovechando las herramientas de simulación y depuración para encontrar la causa raíz de los fallos y liderar la resolución con los equipos de diseño y arquitectura.

Trabajar estrechamente con equipos multidisciplinares para lograr el cierre de la verificación, realizando análisis de cobertura, seguimiento de errores y pruebas de regresión para garantizar la calidad y la integridad de las actividades de verificación.

Participación en la mejora de la metodología de verificación.

• Capacidad de trabajo en equipo, con habilidad para trabajar con múltiples culturas tanto de forma presencial como remota.
• Es obligatorio ser autónomo y flexible.