Ingeniero de Verificación Sénior - Líder de Metodología DV y Testbench de Núcleo

• Paquete competitivo.

Buscamos un "Senior" o "Principal Verification Engineer" para asumir la responsabilidad de nuestro testbench principal (top-level), junto con la metodología de verificación, las herramientas y la infraestructura de integración continua que lo sustentan. En este puesto, serás responsable de evolucionar el entorno UVM de nivel superior, integrar la IP de verificación a nivel de unidad, impulsar el cierre de la cobertura funcional y de código en todo el núcleo, e identificar lagunas de verificación en los límites entre unidades. También actuarás como líder técnico dentro de la organización, contribuyendo a la iniciativa de toda la empresa para avanzar en la metodología de verificación impulsada por IA. Este puesto requiere un enfoque de verificación riguroso y orientado al detalle, así como la capacidad de proporcionar orientación técnica y mentoría a ingenieros en toda la organización de verificación de diseño.

Responsabilidades clave

• Responsabilidad del testbench principal - Ser dueño, mejorar y evolucionar continuamente el testbench principal de nivel superior y su entorno UVM. Ampliar las suites de pruebas e integrar todas las VIP a nivel de unidad para que los comprobadores (checkers), monitores y la cobertura a nivel de bloque se reutilicen en el nivel superior.

• Cobertura - Responsabilidad de la cobertura funcional y de código a nivel de núcleo: revisar los resultados nocturnos, impulsar el cierre en todas las unidades y auditar los covergroups y las pruebas para asegurar su calidad e intención real.

• Búsqueda de lagunas entre unidades - Encontrar y cerrar huecos de verificación en los límites entre unidades. Conciliar las relaciones de "assume/guarantee" entre los testbenches de las unidades: por ejemplo, todo lo que un módulo asume sobre los módulos circundantes debe ser verificado por los testbenches de los módulos circundantes.

• Metodología, herramientas y CI - Responsabilidad de los flujos de verificación (compilación, recolección de cobertura, regresión) y de la CI a medida que el RTL principal evoluciona: actualizar las configuraciones de compilación, retirar trabajos obsoletos, crear nuevos, mantener las regresiones sanas y eficientes. Impulsar actualizaciones concretas: migrar nuestros scripts y flujos a las versiones más recientes (por ejemplo, empezar a utilizar Questa One y la cobertura de próxima generación de Siemens en lugar del flujo antiguo) y mantener un contacto regular con los proveedores de EDA para mantenernos al día con las últimas capacidades.

• Liderazgo técnico y mentoría - Actuar como la referencia técnica senior para los ingenieros de verificación de núcleo, revisar las arquitecturas de los testbenches a nivel de bloque y de núcleo, y ofrecer mentoría en verificación basada en aserciones y orientada a la cobertura.

• 4 días a la semana en la oficina de Barcelona (centro de la ciudad), 1 día de teletrabajo.

• 1 semana de trabajo desde cualquier parte del mundo.