Líder de Verificación para Sistema Coherente de 4 Núcleos
Híbrido en Barcelona
El portal de empleo de España
Más de 89.000 ofertas activasHíbrido en Barcelona·Añadida hace 8 días (comprobada el 3 nov)
35 ofertas abiertas




Esta oferta se escribió originalmente en inglés.
Grado en Ingeniería Eléctrica, Ingeniería Electrónica, Ingeniería Informática o un campo relacionado.
Más de 8 años de experiencia en diseño digital/SoC.
Sólida experiencia práctica en diseño RTL (SystemVerilog/Verilog).
Experiencia demostrada integrando múltiples subsistemas en SoCs grandes.
Experiencia conectando subsistemas a través de interconexiones y/o NoCs, con conocimientos sólidos de AXI y APB.
Trayectoria demostrada en uno o más tape-outs.
Experiencia práctica con comprobaciones lint, CDC y RDC.
Experiencia escribiendo y gestionando restricciones SDC e integrando las E/S (IOs) del chip.
Conocimientos prácticos de Python y C para scripting y automatización (nivel usuario).
Inglés fluido, escrito y hablado.
Conocimiento de arquitecturas de reloj, reset y potencia.
Experiencia con el protocolo de interconexión coherente CHI.
Experiencia con flujos de diseño de bajo consumo basados en UPF e integración de pad ring.
Paquete competitivo
Semidynamics es una empresa de semiconductores con sede en Barcelona, fundada en 2016, que diseña tecnología de procesadores europea basada en el estándar abierto RISC-V. Desarrollamos IP de procesadores RISC-V de 64 bits totalmente personalizables, incluyendo núcleos de CPU out-of-order e in-order y unidades dedicadas de vectores y tensores, para cargas de trabajo exigentes de IA, aprendizaje automático y computación de alto rendimiento.
Nuestro equipo combina una profunda experiencia en arquitectura con experiencia práctica en silicio, y estamos creciendo para ofrecer soluciones SoC completas y de alto rendimiento a nuestros clientes.
Buscamos un "SoC Top RTL Integration Engineer" para integrar múltiples subsistemas en el nivel superior de nuestros SoC de alto rendimiento. Conectarás clusters de CPU, bloques de IP y periféricos a través de interconexiones y NoCs, y te asegurarás de que el diseño integrado sea limpio, esté restringido y listo para el tape-out.
Este es un puesto senior y práctico para un ingeniero que ya haya integrado SoCs grandes y los haya llevado a silicio.
Integrar múltiples subsistemas (clusters de CPU, memoria, aceleradores, periféricos e IP de terceros) en el RTL de nivel superior del SoC.
Conectar subsistemas a través de interconexiones y NoCs utilizando protocolos como AXI, APB y CHI.
Definir e integrar las E/S (IOs) del chip, incluyendo las conexiones a los pads.
Escribir y mantener restricciones de temporización SDC para el diseño integrado, trabajando con los equipos de diseño físico.
Ejecutar, depurar y cerrar comprobaciones de lint, CDC y RDC a nivel de SoC top.
Integrar la infraestructura de reloj, reset y potencia de nivel superior, y contribuir a la intención de potencia UPF.
Desarrollar scripts y pruebas en Python y C para automatizar los flujos de integración y apoyar el bring-up.
Trabajar estrechamente con los equipos de arquitectura, verificación, DFT y diseño físico para llevar el SoC hasta el tape-out.
4 días a la semana en la oficina de Barcelona (centro de la ciudad), 1 día trabajando desde casa
1 semana de trabajo desde cualquier parte del mundo
Trabajar en una de las scale-ups de semiconductores deep-tech más prometedoras de Europa
Trayectoria de desarrollo acelerada, con margen para crecer en computación confidencial, aislamiento de memoria y seguridad de software
Un entorno colaborativo, técnico y orientado al crecimiento que valora la responsabilidad directa y el pensamiento claro