Ingeniero de Integridad de Señal Sénior

• Paquete retributivo competitivo.

Te harás responsable de la integridad de la señal de extremo a extremo: desde el encapsulado del silicio, pasando por la placa, hasta el canal del sistema. Un puesto de IC Senior con influencia arquitectónica: no se te entregará una especificación cerrada para verificar, sino que ayudarás a definirla.

• Extracción de onda completa y cierre de SI para un encapsulado de acelerador de IA multi-die

• Diseño de canales PCIe Gen6 (PAM4) y márgenes de cumplimiento (compliance margining)

• Diseño de interfaz LPDDR6, presupuesto de tiempos (timing budget) y cierre a nivel de bus

• Responsabilidad de SI en un sistema a escala de rack: backplane, conectores, cableado e interconexión

• Presupuestos y viabilidad: Definir y mantener los presupuestos de pérdida, diafonía (crosstalk) y jitter en die, encapsulado, placa y canal. Realizar estudios de viabilidad pre-layout que den forma al enrutamiento de escape (escape routing), el stackup y la asignación de capas antes de comprometer el layout.

• Extracción y simulación: Realizar extracciones 3D de onda completa e híbridas de estructuras de encapsulado y placa, definiendo las convenciones de puertos y referencias. Ejecutar simulaciones de canal estadísticas y en el dominio del tiempo con IBIS-AMI, interpretadas con conciencia de FEC para Gen6.

• Calidad de los modelos: Responsable de los controles de pasividad, causalidad, reciprocidad y precisión de CC en cada modelo que entre en el flujo.

• Proveedores y validación: Definir los requisitos de SI en los pliegos de condiciones (SOW) de los proveedores de encapsulados y OSAT. Impulsar los requisitos de modelos y caracterización con proveedores de IP, PHY, DRAM y encapsulados. Correlacionar con VNA, TDR y escaneos de margen en el die, y apoyar el arranque de la placa (board bring-up).

• 4 días a la semana en la oficina de Barcelona (centro de la ciudad), 1 día de teletrabajo.

• 1 semana de trabajo desde cualquier lugar del mundo.